એક સમાંતર પ્લેટ કેપેસિટરની પ્લેટો વચ્ચેનું અંતર $8\,mm$ છે અને વિદ્યુતસ્થિતિમાનનો તફાવત $(P.D.)$ $120\,V$ છે. જો તેની પ્લેટો વચ્ચે $6\,mm$ જાડાઈની અને $6$ ડાયલેક્ટ્રિક અચળાંક ધરાવતી સ્લેબ મૂકવામાં આવે,તો:

  • A
    કેપેસિટર પરનો વિદ્યુતભાર બમણો થશે
  • B
    કેપેસિટર પરનો વિદ્યુતભાર અડધો થશે
  • C
    કેપેસિટરનો $P.D.$ $320\,V$ થશે
  • D
    કેપેસિટરનો $P.D.$ $45\,V$ થશે

Explore More

Similar Questions

એક સમાંતર પ્લેટ એર-કોર કેપેસિટરને અચળ વિદ્યુતસ્થિતિમાનના તફાવત ધરાવતા સ્ત્રોત સાથે જોડવામાં આવે છે. જ્યારે બે પ્લેટોની વચ્ચે ડાયલેક્ટ્રિક પ્લેટ દાખલ કરવામાં આવે છે,ત્યારે:

Difficult
View Solution

આકૃતિમાં દર્શાવ્યા મુજબ $K_1$ અને $K_2$ ડાયઇલેક્ટ્રિક અચળાંક ધરાવતી બે ડાયઇલેક્ટ્રિક સ્લેબને સમાંતર પ્લેટ કેપેસિટરની પ્લેટો વચ્ચે મૂકવામાં આવી છે. જો દરેક પ્લેટનું ક્ષેત્રફળ $A$ હોય અને પ્લેટો વચ્ચેનું અંતર $d$ હોય,તો કેપેસિટરનું સમતુલ્ય કેપેસિટન્સ કેટલું થશે?

એક કેપેસિટરને આકૃતિ $A$ માં દર્શાવ્યા મુજબ ડાયઇલેક્ટ્રિક $(K=2)$ વડે અડધું ભરવામાં આવે છે. જો તે જ કેપેસિટરને આકૃતિ $B$ માં દર્શાવ્યા મુજબ તે જ ડાયઇલેક્ટ્રિક વડે ભરવાનું હોય, તો ડાયઇલેક્ટ્રિકની જાડાઈ $t$ કેટલી હોવી જોઈએ જેથી કેપેસિટરની કેપેસીટન્સ સમાન રહે?

જ્યારે કેપેસિટરને બેટરી સાથે જોડી રાખીને તેની પ્લેટો વચ્ચે ડાઈ-ઈલેક્ટ્રિક સ્તર મૂકવામાં આવે છે,ત્યારે આ પ્રક્રિયા દરમિયાન નીચેનામાંથી શું થાય છે?

વિધાન: જ્યારે ડાયઇલેક્ટ્રિક પ્લેટો વચ્ચેની સંપૂર્ણ જગ્યા ભરે છે ત્યારે ચાર્જ થયેલા આઇસોલેટેડ કેપેસિટરની પ્લેટો વચ્ચેનું ઇલેક્ટ્રોસ્ટેટિક બળ ઘટે છે.
કારણ: જ્યારે ડાયઇલેક્ટ્રિક પ્લેટો વચ્ચેની સંપૂર્ણ જગ્યા ભરે છે ત્યારે ચાર્જ થયેલા આઇસોલેટેડ કેપેસિટરની પ્લેટો વચ્ચેનું ઇલેક્ટ્રિક ફિલ્ડ વધે છે.

Vedclass Products

For Students

Vedclass Test Series

Mock tests in real JEE/NEET style with performance analysis. 5-day free trial.

Start Free Trial
For Teachers

Exam Paper Generator

Generate Set A/B/C/D exam papers from 7.5L+ questions in 2 minutes. 3 chapters free.

Try Free
For Institutes

Online Exam Module

Live online exams with unlimited students, 360° analytics & white-label branding.

See Demo