વિધાન: જ્યારે ડાયઇલેક્ટ્રિક પ્લેટો વચ્ચેની સંપૂર્ણ જગ્યા ભરે છે ત્યારે ચાર્જ થયેલા આઇસોલેટેડ કેપેસિટરની પ્લેટો વચ્ચેનું ઇલેક્ટ્રોસ્ટેટિક બળ ઘટે છે.
કારણ: જ્યારે ડાયઇલેક્ટ્રિક પ્લેટો વચ્ચેની સંપૂર્ણ જગ્યા ભરે છે ત્યારે ચાર્જ થયેલા આઇસોલેટેડ કેપેસિટરની પ્લેટો વચ્ચેનું ઇલેક્ટ્રિક ફિલ્ડ વધે છે.

  • A
    જો વિધાન અને કારણ બંને સાચા હોય અને કારણ એ વિધાનની સાચી સમજૂતી હોય.
  • B
    જો વિધાન અને કારણ બંને સાચા હોય,પરંતુ કારણ એ વિધાનની સાચી સમજૂતી ન હોય.
  • C
    જો વિધાન સાચું હોય પરંતુ કારણ ખોટું હોય.
  • D
    જો વિધાન ખોટું હોય અને કારણ સાચું હોય.

Explore More

Similar Questions

એક સમાંતર પ્લેટ કેપેસીટરની પ્લેટોનું ક્ષેત્રફળ $A$ છે અને તેમની વચ્ચેનું અંતર $d$ છે. જો પ્લેટોની વચ્ચે $t$ જાડાઈ અને $K$ ડાયઇલેક્ટ્રિક અચળાંક ધરાવતો ડાયઇલેક્ટ્રિક સ્લેબ મૂકવામાં આવે,તો નવું કેપેસીટન્સ કેટલું થશે?

આકૃતિમાં દર્શાવ્યા મુજબ એક સમાંતર પ્લેટ કેપેસિટર પાસે ડાયઇલેક્ટ્રિકના બે સ્તરો છે. આ કેપેસિટરને બેટરી સાથે જોડવામાં આવે છે. ડાબી પ્લેટથી વિદ્યુતક્ષેત્ર $(E)$ અને અંતર $(x)$ વચ્ચેનો આલેખ કેવો હશે?

$S$ ક્ષેત્રફળ અને $d$ પ્લેટ અંતર ધરાવતા સમાંતર પ્લેટ કેપેસિટરનું હવામાં કેપેસિટન્સ $C_1$ છે. જ્યારે આકૃતિમાં દર્શાવ્યા મુજબ બે પ્લેટોની વચ્ચે અલગ-અલગ સાપેક્ષ પરમિટિવિટી $(\varepsilon_1=2$ અને $\varepsilon_2=4)$ ધરાવતા બે ડાયલેક્ટ્રિક મૂકવામાં આવે છે,ત્યારે કેપેસિટન્સ $C_2$ થાય છે. ગુણોત્તર $\frac{C_2}{C_1}$ શોધો.

જ્યારે કેપેસિટર બેટરી સાથે જોડાયેલું રહે અને પ્લેટોની વચ્ચે ડાયઇલેક્ટ્રિક સ્લેબ દાખલ કરવામાં આવે,ત્યારે:

જો કેપેસિટરની સમાંતર પ્લેટો વચ્ચેનું અંતર અડધું કરવામાં આવે અને ડાયલેક્ટ્રિક અચળાંક બમણો કરવામાં આવે,તો કેપેસીટન્સ:

Vedclass Products

For Students

Vedclass Test Series

Mock tests in real JEE/NEET style with performance analysis. 5-day free trial.

Start Free Trial
For Teachers

Exam Paper Generator

Generate Set A/B/C/D exam papers from 7.5L+ questions in 2 minutes. 3 chapters free.

Try Free
For Institutes

Online Exam Module

Live online exams with unlimited students, 360° analytics & white-label branding.

See Demo